Abstract. Bei der Realisierung digitaler Schaltungen mit einem ASIC oder FPGA kann die Wortbreite der Berechnungen frei gewählt werden. Um die Fläche bzw. die benötigte Hardware zu minimieren, wird versucht, die Berechnungen mit minimaler Wortbreite zu implementieren. Dabei muss jedoch das Quantisierungsrauschen, das durch das Beschränken der Wortbreite entsteht, berücksichtigt werden. Häufig wird hierzu eine worst-case Abschätzung des Fehlers gemacht oder mit Simulationen die benötigte Wortbreite bestimmt. Der vorliegende Beitrag betrachtet die Auswirkungen der Quantisierung analytisch. Dabei wird von gleichverteilten Eingangssignalen ausgegangen. Es wird das Quantisierungsrauschen in Abhängigkeit von der Eingangs- und Ausgangswortbreite bei der Multiplikation und beim Skalarprodukt betrachtet. Die Untersuchungen wurden für Runden und für Abschneiden analytisch durchgeführt und durch Simulation bestätigt.