| Volumes Volume 3 Contents of Current Session |
www.adv-radio-sci.net/3/389/2005/
doi:10.5194/ars-3-389-2005
© Author(s) 2005. This work is licensed
under a Creative Commons License.
Implementierung eines verlustleistungsoptimierten Dezimators für kaskadierte Sigma-Delta Analog-Digital Umsetzer
1Lehrstuhl für Mikroelektronik, Albert-Ludwigs-Universität, Georges-Köhler-Allee 102 DG, 79110 Freiburg, Germany
2sci-worx GmbH, Garbsener Landstrae 10, 30419 Hannover, Germany
Abstract. Dieser Beitrag stellt die Implementierung eines neuartigen Ansatzes einer effizienten Dezimator-Architektur für kaskadierte Sigma-Delta Modulatoren vor. Die Rekombinationslogik kaskadierter Modulatoren und die Korrektur des Verstärkungsfehlers zeitkontinuierlicher (CT) Modulatoren werden in die erste Stufe des Dezimators integriert. Eine entsprechende Filtertopologie wird hergeleitet und auf einem Hardware-Emulator der Firma Mentor Graphics implementiert. Der Vergleich der vorgeschlagenen Struktur mit einer herkömmlichen Implementierung zeigt eine nennenswerte Verbesserung der Effizienz.
Full Article in PDF (PDF, 303 KB)
Citation: Becker, M., Lotze, N., Becker, J., Ortmanns, M., and Manoli, Y.: Implementierung eines verlustleistungsoptimierten Dezimators für kaskadierte Sigma-Delta Analog-Digital Umsetzer, Adv. Radio Sci., 3, 389-393, doi:10.5194/ars-3-389-2005, 2005. Bibtex EndNote Reference Manager XML
