| Volumes Volume 2 Contents of Current Session |
www.adv-radio-sci.net/2/205/2004/
doi:10.5194/ars-2-205-2004
© Author(s) 2004. This work is licensed
under a Creative Commons License.
Ein 10 bit 10MS/s Low-Power AD-Converter in 0.11mm2
Lehrstuhl Mikroelektronik, TU Kaiserslautern, Germany
Abstract. Ein 10 bit 10MS/s Analog-Digital- Wandler mit niedriger Leistungaufnahme von 8,4mW wurde implementiert. Der geringe Flächenbedarf von 0,11mm2 macht diesen Wandler besonders geeignet f¨ur Multikanalanwendungen. Um die Anforderungen von 10 bit, 10 MS/s möglichst effizient zu erfüllen wurde eine zyklische Wandlerarchitektur gewählt, die in einem 0,18μm-CMOSProzess mit MIM-Kondensatoren implementiert wurde. Der entworfene ADC wurde in 21 parallelen Kanälen auf einem mixed-signal-Chip zusammen mit digitalen Filtern, vier RISC-CPUs und I/O-Schaltungen implementiert.
A 10 bit 10MS/s Analog to Digital Converter, consuming a power of 8,4mW, has been implemented. Due to the small area of 0,11mm2 this ADC is highly suited for multichannel implementations. A cyclic converter architecture is best suited for this application, being implemented in a 0,18μm CMOS process with MIM-capacitors. The designed ADC was implemented in an array of 21 channels on a mixed signal chip together with digital filters, four RISC-CPUs and I/O circuitry.
Full Article in PDF (PDF, 686 KB)
Citation: Muthers, D. and Tielert, R.: Ein 10 bit 10MS/s Low-Power AD-Converter in 0.11mm2, Adv. Radio Sci., 2, 205-209, doi:10.5194/ars-2-205-2004, 2004. Bibtex EndNote Reference Manager XML
