| Volumes Volume 2 Contents of Current Session |
www.adv-radio-sci.net/2/199/2004/
© Author(s) 2004. This work is licensed
under a Creative Commons License.
Eine verlustleistungsoptimierte Dezimator-Architektur für kaskadierte Sigma-Delta Analog-Digital Umsetzer
Lehrstuhl für Mikroelektronik, Albert-Ludwigs-Universität, Georges-Köhler-Allee 102 DG, 79110 Freiburg, Germany
Abstract. Dieser Beitrag stellt einen neuartigen Ansatz einer leistungsfähigen Dezimator-Architektur f¨ur kaskadierte Sigma-Delta Modulatoren vor. Die Besonderheit der dargestellten Struktur ist die Integration der Rekombinationslogik kaskadierter Modulatoren und der Korrektur des Verstärkungsfehlers zeitkontinuierlicher (continuous time, CT) Modulatoren in die erste Stufe des Dezimators. Der Entwurf einer passenden Filtertopologie wird abgeleitet, analysiert und durch Simulationen verifiziert. Die vorgeschlagene Struktur wird mit einer herk¨ommlichen Implementierung verglichen. Das Ergebnis dieses Vergleiches ist eine Verbesserung der Effizienz um Dekaden.
Full Article in PDF (PDF, 413 KB)
Citation: Becker, M., Heiber, K., Ortmanns, M., and Manoli, Y.: Eine verlustleistungsoptimierte Dezimator-Architektur für kaskadierte Sigma-Delta Analog-Digital Umsetzer, Adv. Radio Sci., 2, 199-203, 2004. Bibtex EndNote Reference Manager
